דרושים | עבודה | חיפוש משרות מדעים מדוייקים

לחברה ממשלתית דרוש /ה לבורנט /טכנאי /ת למעבדה הכימית
Wed, 01 Jul 2026 13:05:00 GMT
מיקום המשרה: רמלה 
תחומי המשרה: רפואה ופארמה, מדעים מדוייקים, לבורנט, הנדסאי / טכנאי כימיה, ביוטכנולוגיה, לבורנט / מנהל מעבדה, לבורנט / מנהל מעבדה - רפואה ופארמה 
סוג/היקף המשרה: משרה מלאה 
* מתן תמיכה טכנית ותפעולית שוטפת לפעילות המעבדה.
* עבודה עם חומרים מקבוצת חומ"ס 1-9 (ללא קבוצה 7): לדוגמא חומרים אנרגטים, ממסים רעילים, חומצות, חומרים קורוזיביים.
* ביצוע בחינה של חומרים במגוון בדיקות כימיות ופיזיקליות באמצעות מכשור מעבדתי מגוון.
* ביצוע בדיקות בהתאם להוראות העבודה תוך שמירה והקפדה על נהלי בטיחות ותחזוקת סביבת העבודה באופן תקין ובטוח.
* תיעוד הממצאים ביומני המעבדה בצורה מפורטת ומסודרת ודיווח הממצאים במערכות הממוחשבות, כולל חקר חריגות.
* תפעול שוטף של מכשירי המעבדה כולל ניקוי ותחזוקה שוטפת.
* הקפדה על סטנדרטים גבוהים של דיוק, איכות, אמינות ועמידה בתקני עבודה ובטיחות.
* ייצור חומרים אנרגטיים בסקלה מעבדתית כולל קריאות הרכבים, שקילת חומרים וערבובם.
* ליווי וביצוע בחינה למוצרים בתהליכי הייצור השונים: חומרי גלם, תוצרי ביניים ומוצרים.
* העבודה משלבת עבודה עצמאית ועבודת צוות עם צוות המעבדה/ חוקרים/ מהנדסים וכ"ו.
דרישות:
* ניסיון קודם בעבודה במעבדה כולל ביצוע ניסויים ושימוש בציוד מעבדה- יתרון.
* רקע בכימיה- תעודת טכנאי.ת/ הנדסאי.ת- יתרון.
* עבודה עם חומרים אנרגטיים- יתרון.
* הבנה של עקרונות העבודה במעבדה, הכרת נהלי בטיחות בעבודה עם כימיקלים.
* שליטה ביישומי מחשב OFFICE בדגש על EXCEL.
* יכולת עבודה עצמאית ואחריות על ניהול משימות וביצוען בזמן.
* יחסים בינאישיים טובים ויכולת עבודת צוות טובה עם עמיתים/ חוקרים/ מהנדסים.
* עברית ברמה גבוהה, אנגלית ברמה טובה.
* אמינות ויושר מקצועי.
* יכולת למידה עצמאית.
* דיוק וירידה לפרטים, עבודה קפדנית.
* סדר וארגון, שמירה על סביבת עבודה נקייה ומאורגנת.
* עבודת צוות ותקשורת טובה.
* יחסי אנוש טובים. המשרה מיועדת לנשים ולגברים כאחד.
טכנולוג מתחיל למפעל מזון יצרני (מזון /ביולוגיה /כימיה)
Wed, 01 Jul 2026 13:05:00 GMT
מיקום המשרה: ירושלים, מעלה אדומים, גבעת זאב, טירת כרמל, חיפה 
תחומי המשרה: ייצור ותעשייה, תעשיית המזון, מדעים מדוייקים, כימאי, הנדסאי / טכנאי כימיה 
סוג/היקף המשרה: משרה מלאה 
ניהול, ליווי ומעקב אחר אירועי בטיחות מזון, כתיבת תחקירים והסקת מסקנות
ניהול וביצוע מבדקים פנימיים, הגדרת פעולות מתקנות ומונעות ומעקב
ניהול תחום מערך בדיקות המעבדה כולל טיפול בחריגות.
טיפול בתלונות, אי התאמות וחריגות, ניתוח וזיהוי מגמות ואחריות למניעתן ולביצוע פעולות מתקנות.
ניהול ויישום תוכנית הדרכות.
העבודה במגוון ממשקים
דרישות:
השכלה רלוונטית לתפקיד: מזון כימיה ביולוגיה
ניסיון בתחום המזון יהווה יתרון
ניסיון בתחום האיכות יהווה יתרון
יכולת אישית להוביל ולהניע תהליכים המשרה מיועדת לנשים ולגברים כאחד.
סטודנט /ית להנדסה כימית
Wed, 01 Jul 2026 13:00:00 GMT
מיקום המשרה: חיפה 
תחומי המשרה: מדעים מדוייקים, הנדסה, מהנדס כימיה, מהנדס כימיה, סטודנטים במדעים מדוייקים, סטודנטים, סטודנטים - מדעים מדוייקים 
סוג/היקף המשרה: משרה מלאה, משרה חלקית, עבודה זמנית, מתאים גם לסטודנטים 
לקבוצת בזן בחיפה דרוש/ה סטודנט/ית להנדסה כימית.
התפקיד כולל:
ניתוח צווארי בקבוק תהליכיים במתקן ייצור ומתן הצעות לפתיחתם.
ניתוח אנרגטי לצרכי התייעלות וחסכון כספי במתקן ייצור תהליכי.
הכנות לשיפוצים.
תמיכה בפרויקטים.
הצעות ייעול בתחומי בטיחות תהליכית, איכות סביבה ותפעול.
דרישות:
סטודנט/ית להנדסה כימית בשנה שלישית לפחות - חובה!
שליטה ביישומי אופיס - חובה!
שליטה בתוכנות שרטוט (visio, Aoutocad) - יתרון.
ניסיון ניהולי/ פיקודי - יתרון.
אנגלית ברמה טובה מאוד. המשרה מיועדת לנשים ולגברים כאחד.
Junior BI Analyst - בוגרי תואר
Wed, 01 Jul 2026 12:50:00 GMT
מיקום המשרה: תל אביב יפו 
תחומי המשרה: כספים וכלכלה, מדעים מדוייקים, מחקר ופיתוח במדעים מדוייקים, סטטיסטיקאים, Back Office 
סוג/היקף המשרה: משרה מלאה 
חולמים להשתלב בעולם הדאטה והאנליטיקה העסקית? אנחנו מחפשים בוגרי/ות תואר מצטיינים עם חשיבה אנליטית חדה, שמכוונים לקריירה בעולם ה- data & BI.
ההכשרה שלנו קצרה, ייחודית, ללא עלות ומסתיימת בהשמה בתפקידים בחברות מובילות.

במה תתמקצעו?
עבודה עם SQL, Power BI, בינה מלאכותית ואפיון פרויקטים בתחום ה- BI.
ניתוח נתונים, יצירת דוחות, הפקת תובנות עסקיות ואוטומציה של תהליכים.
בניית בסיס איתן לקריירה מצליחה כולל ניסיון מעשי אמיתי.
דרישות:
בוגר/ת תואר ראשון בתחום רלוונטי בממוצע ציונים 80+.
ציון פסיכומטרי 650 ומעלה.
יכולת חשיבה לוגית ואנליטית גבוהה ורקע טכנולוגי בסיסי.
אין צורך בניסיון קודם אנו נספק לכם את כל הכלים להצלחה.
* לא מתאים לסטודנטים/ות עם יתרת לימודים של יותר מסמסטר. המשרה מיועדת לנשים ולגברים כאחד.
לחברה ממשלתית דרוש /ה מוקד ידע אמינות וסטטיסטיקה
Wed, 01 Jul 2026 12:50:00 GMT
מיקום המשרה: רמלה 
תחומי המשרה: ייצור ותעשייה, מדעים מדוייקים, מהנדס מכונות, הנדסה, מהנדס מכונות, סטטיסטיקאים, מתכנן מכני 
סוג/היקף המשרה: משרה מלאה 
* הובלה הנדסית ואנליטית של תחום אמינות וסטטיסטיקה בחברה.
* ניתוח אופני כשל (FEMA) וביצוע חישובים להוכחת אמינות.
* הצגת תוצרים ללקוחות ותיעוד העבודה בדו"חות הנדסיים.
* ביצוע מעקב אחר תוכנית הפיתוח של המוצרים, ועדכון חישובי האמינות המוכחת והמחושבת בעקבות תוצאות אנליזות וניסוי פיתוח.
* יזום מחקרים בנושאי סטטיסטיקה ואמינות הכוללים ואינם מוגבלים לשיטות חישוב, כלי ניתוח, מתודולוגיות ועוד.
* איסוף נתונים ועיבודים סטטיסטיים הנוגעים לכלל הפעילות הפיתוחית/ ההנדסית והייצורית בחברה.
* גיבוש המלצות על בסיס ניתוחים סטטיסטיים לטובת שיפור הביצועים/ האמינות/ העלות/ הבטיחות של כלל המוצרים המפותחים בחברה.
* תמיכה וסיוע בביצוע תכן מותאם לייצור, לעלות, לבטיחות, לבדיקתיות ולאמינות.
* הובלה וביצוע של תוכניות התיישנות והוכחת כושר.
* ביצוע מטלות נוספות בהתאם להוראות הממונים.
דרישות:
* תואר שני בהנדסת מכונות/ אווירונאוטיקה/ חומרים או תואר רלוונטי אחר+ התמחות בסטטיסטיקה.
* ניסיון של 5 שנים בנושא האמינות ו/או סטטיסטיקה.
* היכרות עם מערכות הנעה רקטית- יתרון.
* יכולת הנדסית ואנליטית.
* ניסיון בניתוח אופני כשל ו/או ביצוע ניתוחים סטטיסטיים.
* יכולת חניכה ולימוד.
* ייצוגיות ושיווקיות.
* אנגלית ועברית- כושר ביטוי גבוה בכתב ובע"פ. המשרה מיועדת לנשים ולגברים כאחד.
מנהל /ת מדור גנטיקה באגף מעבדות, חטיבת התפעול, לוד
Wed, 01 Jul 2026 12:45:00 GMT
מיקום המשרה: לוד 
תחומי המשרה: רפואה ופארמה, עובדי מעבדה, מדעים מדוייקים, לבורנט, ביוטכנולוגיה, לבורנט / מנהל מעבדה, לבורנט / מנהל מעבדה - רפואה ופארמה 
סוג/היקף המשרה: משרה מלאה, מתאים גם להורים / שעות גמישות, מתאים גם לבני 50 פלוס, מתאים גם למגזר החרדי, מתאים גם למגזר הדתי, מתאים גם לאנשים עם מוגבלות 
יישום מדיניות המדור בהתאם לכללים שנקבעו עם מנהל המחלקה ובהתאם להנחיות חוזר משרד הבריאות ביחס למעבדות בתחום הגנטיקה המולקולרית.
    רפרנט מקצועי בהיעדרות מנהל /ת המחלקה בהתאם להנחיות חוזר משרד הבריאות ביחס למעבדות בתחום הגנטיקה המולקולרית.
    אחראיות תהליכים שוטפים במעבדה
     ניהול תפעולי של מכשור המדור (כולל טיפולים, כיולים, תקלות וכו')
    כתיבה ועדכון של נהלים ותהליכי עבודה כולל זיהוי כשלים ופתרונם. 
    פיקוח ובקרה על התאמה ויישום נהלי עבודה ונהלי ISO.
    השתתפות במבדקים פנימיים וחיצוניים הקשורים לתקני ISO. 
    עבודה בפועל במעבדה לגנטיקה מולקולרית 
    הכנסת בדיקות חדשות / תיקוף בדיקות בתיאום ובתכנון עם מנהל /ת המחלקה.
    בחינת טכנולוגיות וציוד במדור עם מנהל /ת המחלקה.
    בקרת איכות פנימית וחיצונית ועמידה באמות מידה של איכות ושירות ע"פ מדיניות אגף המעבדות  
    מענה מקצועי לפניות רופאים וצוות רפואי בדבר בדיקות גנטיות
דרישות:
MSc בגנטיקה של האדם עם ניסיון של מעל 4 שנים או PhD בגנטיקה של האדם/ MD עם ניסיון של לפחות שנתיים במעבדה גנטית קלינית מוכרת ע"י משרד הבריאות.
או MSc בתחום אחר במדעי החיים עם ניסיון של מעל 4 שנים או PhD בתחום אחר במדעי החיים והכרה במעמד כעובד מעבדה בכיר בגנטיקה רפואית 
    הכרה במעמד כעובד מעבדה מטעם משרד הבריאות מעל שנתיים
    הכרות מעמיקה עם כללים והנחיות של משרד הבריאות ביחס לנהלי עבודה במעבדה לגנטיקה מולקולרית

תינתן עדיפות למועמדים/ות עם מוגבלות
המשרה מיועדת לנשים וגברים כאחד
נא צרף/י תעודות השכלה והכשרה רלבנטיים

עפ"י הוראות משרד הבריאות ובהתאם לתוכנית החיסונים של עובדי מערכת הבריאות-נדרש לבצע בדיקה במרפאה לחיסוני עובדים והשלמת חיסונים במידת הצורך ובהתאם לתפקיד המשרה מיועדת לנשים ולגברים כאחד.
דרוש /ה אודיטור /ית ותחקירן /ית איכות למעבדות החברה
Wed, 01 Jul 2026 12:45:00 GMT
מיקום המשרה: חדרה, חריש, אור עקיבא, יקנעם, עתלית 
תחומי המשרה: רפואה ופארמה, עובדי מעבדה, רוקחות ופארמה, מדעים מדוייקים, כימאי, בוגרי מדעים מדוייקים 
סוג/היקף המשרה: משרה מלאה, לדוברי אנגלית 
ניהול תחקירים לממצאים ותקלות במעבדות החברה
אחריות לעדכון וכתיבת נהלים בהתאם לדרישות רגולטוריות
ביצוע סקירה, בדיקה ואימות נתונים של עבודות אנליטיות
עדכון שיטות ומסמכי מעבדה בהתאם לצורך
עבודה שוטפת מול צוותי המעבדה וצוותי האיכות
אחריות לעמידה בסטנדרטים גבוהים של איכות ודיוק
דרישות:
השכלה רלוונטית (כימיה / ביוטכנולוגיה / איכות) יתרון
יכולת עבודה עצמאית ותחת לחץ
יכולת ניהול משימות מרובות בו-זמנית
תקשורת בין-אישית טובה לעבודה מול צוותים שונים
ניסיון קודם בתפקיד דומה יתרון משמעותי המשרה מיועדת לנשים ולגברים כאחד.
מהנדס /ת תהליך /כימיה /איכות הסביבה - בחולון
Wed, 01 Jul 2026 12:40:00 GMT
מיקום המשרה: ראשון לציון, חולון, תל אביב יפו 
תחומי המשרה: ייצור ותעשייה, מהנדס ייצור, מדעי החיים, טבע וחקלאות, מהנדס סביבתי, מדעים מדוייקים, הנדסה, מהנדס סביבתי, מהנדס ייצור, מהנדס כימיה, הנדסאי / טכנאי, מהנדס כימיה 
סוג/היקף המשרה: משרה מלאה 
לחטיבת הנדסה דרוש/ה מהנדס/ת תהליך/ כימיה/ איכות הסביבה לצורך ליווי הנדסי לפרויקטים של טיפול במים משלב תכנון ועד לשלב סיום הביצוע.

התפקיד כולל:

תכנון מערכות טיפול במים וניטור איכות המים, הכנת הצעות מחיר לביצוע פרויקטים, ליווי הרכבות והפעלות מתקנים בשטח.
יזום וקדום הטמעה של טכנולוגיות חדשות, ריכוז תיקי תכנון.
עבודה שוטפת מול גורמים פנים וחוץ ארגוניים ביניהם לקוחות וספקים. טיפול בנושא רעלים ואיכות סביבה במפעל.
נדרשת הכרת תקנות והנחיות משרד הבריאות ורשויות רגולטוריות בתחומים מים וסביבה.
דרישות:
דרישות התפקיד:
מהנדס/ת תהליך/ כימיה/ איכות הסביבה - חובה
רישיון נהיגה- חובה
ידע וניסיון בתחום התכנון.
ידע וניסיון שימוש בתוכנות AUTOCAD.
יכולת לתפקד באופן עצמאי ולקבל החלטות. המשרה מיועדת לנשים ולגברים כאחד.
לבורנט /ית
Wed, 01 Jul 2026 12:40:00 GMT
מיקום המשרה: ירוחם, דימונה, באר שבע, ערד 
תחומי המשרה: רפואה ופארמה, מדעים מדוייקים, לבורנט, הנדסאי / טכנאי כימיה, ביוטכנולוגיה, לבורנט / מנהל מעבדה, לבורנט / מנהל מעבדה - רפואה ופארמה 
סוג/היקף המשרה: משרה מלאה 
למפעל מוביל באזור הדרום דרוש/ה לבורנט/ית
התפקיד כולל:
ביצוע אנליזות כימיות ותיעוד עבודות בקרת איכות תוצרת, חומר גלם ונקודות שונות בתהליכי הייצור.
הקפדה לביצוע נוהלי איכות ובטיחות.
דרישות:
הנדסאי/ת כימיה- חובה.
נכונות לעבודה במשמרות- חובה
ניסיון קודם בתפקיד דומה -חובה
נכונות לשעות נוספות על פי הצורך.
עבודה בצוות בשיתוף פעולה המשרה מיועדת לנשים ולגברים כאחד.
לבית החולים אסותא אשדוד הציבורי דרוש /ה מנהל /ת מעבדה לביוכימיה קלינית
Wed, 01 Jul 2026 12:40:00 GMT
מיקום המשרה: אשדוד 
תחומי המשרה: רפואה ופארמה, מדעים מדוייקים, לבורנט, ביוטכנולוגיה, לבורנט / מנהל מעבדה, לבורנט / מנהל מעבדה - רפואה ופארמה 
סוג/היקף המשרה: בכירים, משרה מלאה 
*אחריות על תפעול מלא ותקין של מערך בדיקות המעבדה.
*אחריות על בקרת איכות בהתאם למדיניות האיכות של האגף.
* שליטה ובקרה על כלל המערכות הממוחשבות התומכות בעבודת המעבדה.
*הקפדה על רמה מקצועית גבוהה, תוך התעדכנות והדרכת עובדים מתמדת.
* ניהול ישיבות צוות מקצועיות ותפעוליות.
*עבודה מול מערכות הארגון השונות בשיתוף פעולה מלא בהתאם לסטנדרט אסותא בדגש
  על מערך הרפואה.
* ניהול עובדי המעבדה בהתאם למדיניות הארגון.
*בקרה על שיבוץ העבודה במשמרות במעבדה.
דרישות:
PhD בתחום מדעי החיים.
תעודת עובד/ת מעבדה בכיר/ה בביוכימיה.
ניסיון בניהול מעבדה רפואית-יתרון משמעותי. המשרה מיועדת לנשים ולגברים כאחד.
למפעל אלקטרוניקה דרושים /ת-מיסוך ואריזה /חווט צמות /מלחימה /מרכיב /ציפוי /בקרת איכות
Wed, 01 Jul 2026 12:35:00 GMT
מיקום המשרה: חדרה, זכרון יעקב, יקנעם עילית, קרית אתא, חיפה 
תחומי המשרה: מדעים מדוייקים, הנדסה, מהנדס כימיה, מהנדס תהליך, מהנדס כימיה, מהנדס מים 
סוג/היקף המשרה: משרה חלקית 
למפעל אלקטרוניקה דרושים/ת
מיסוך ואריזה
חווטים/ת
מלחימה
מרכיב אלקטרוניקה
ציפוי
בקרת איכות
דרישות:
ניסיון מעשי בתעשייה
תנאים טובים למועים מתאימים
המשרות לנשים וגברים כאחד המשרה מיועדת לנשים ולגברים כאחד.
deep learning researcher
Wed, 01 Jul 2026 12:35:00 GMT
מיקום המשרה: תל אביב יפו 
תחומי המשרה: תוכנה, מדעים מדוייקים, מפתח אלגוריתמים, פיתוח אלגוריתמים, NLP/Machine Learning, Deep learning researcher 
סוג/היקף המשרה: משרה מלאה, עבודה היברידית 
עבור קרן גידור אמריקאית מ-10 קרנות הגידור המצליחות בארה"ב,
המנהלת 28 מיליארד דולר עם 2000 עובדים בכל העולם, מגייסים deep learning researcher
תיאור המשרה:
בניית מודלים של למידה עמוקה עבור נתונים טמפורליים, תוך שימוש בקלטים מובנים (structured) ולא מובנים (unstructured)
דרישות:
4+ שנות ניסיון בלמידה עמוקה
שליטה גבוהה מאוד ב- Python וב-PyTorch ו/או TensorFlow
ניסיון מוכח בעבודה עם ארכיטקטורות מתקדמות (state-of-the-art) ומודלים רצפיים
ניסיון בעבודה עם נתוני סדרות זמן (time-series) ונתוני טקסט
תואר שני / דוקטורט במדעי המחשב או תחום רלוונטי
נמצאים קרוב לרכבת השלום ועובדים היברידי. המשרה מיועדת לנשים ולגברים כאחד.
דרוש /ה יועץ /ת לאיכות הסביבה /מהנדס מים
Wed, 01 Jul 2026 12:35:00 GMT
מיקום המשרה: אשדוד, גדרה, רחובות, רמלה, ראשון לציון, בת ים, תל אביב יפו, גבעתיים, פתח תקווה, נתניה, חיפה 
תחומי המשרה: בניין, בינוי ותשתיות, מדעי החיים, טבע וחקלאות, מהנדס סביבתי, מדעים מדוייקים, הנדסה, מהנדס סביבתי, בוגרי מדעים מדוייקים, ממונה בטיחות / מנהל בטיחות, מתכנן / יועץ סביבתי 
סוג/היקף המשרה: משרה מלאה 
תחום איכות הסביבה והבטיחות יקר לליבך? אנחנו מחפשים אותך!

* ייעוץ לארגונים מתחומים שונים בתהליכי הקמה וניהול של מערכות ניהול איכות סביבה ובטיחות בעבודה בהתאם לתקינה בינלאומית (ISO 14001, ISO 45001 ותקנים נוספים).
* מיפוי דרישות החוק בתחומי איכות הסביבה ובטיחות בעבודה וביצוע מבדקים וביקורת לעמידה בדרישות.
* ייעוץ וליווי מפעלים ורשויות לעמידה בדרישות רגולטוריות.
* אפיון וכתיבת נהלים ופרוטוקולים לתחומי פעילות והדרכת עובדים להטמעת דרישות.
* ביצוע סקרים סביבתיים וסקרי סיכונים מבוססי תהליך.
* עבודה עם דרג הנהלה בכיר.
* ניהול לו"ז באופן עצמאי.
* עבודה בכל הארץ
דרישות:
* תואר ראשון בהנדסה סביבה /מדעי הסביבה/ הנדסת בטיחות / קיימות 
* ניסיון של שנתיים לפחות בניהול איכות הסביבה ו/או בטיחות בעבודה בתעשייה או ייעוץ לתעשייה - יתרון משמעותי.
* ניסיון בעבודה עם תקני ISO יתרון משמעותי.
* אנגלית ברמה גבוהה קריאה, כתיבה ודיבור יתרון משמעותי.
* רישיון נהיגה חובה!
* יכולת עבודה עצמאית.
* יכולת ניהול בו זמנית של מספר פרויקטים.
* זמינות מיידית. המשרה מיועדת לנשים ולגברים כאחד.
דרוש /ה מוביל /ת איכות בתחום תלונות לקוח
Wed, 01 Jul 2026 12:35:00 GMT
מיקום המשרה: מועצה אזורית עמק חפר, חדרה, חריש, אור עקיבא, עתלית 
תחומי המשרה: ייצור ותעשייה, מדעים מדוייקים, הנדסה, מהנדס כימיה, מהנדס כימיה, אבטחת איכות / בקרת איכות, בוגרי מדעים מדוייקים, מהנדס איכות 
סוג/היקף המשרה: משרה מלאה 
משרה 3799 - אזור קיסריה
תיאור תפקיד
ניהול מערכת QMC
הובלת תחקירי איכות ייצור וכתיבת דוחות מסמכים
הובלת שינויים וביצוע מבדקים פנימיים ויישום CAPA
עבודה מול מחלקות הייצור והתפעול באתר
דרישות:
תואר ראשון בתחומי כימיה/ ביוטכנולוגיה מדעי החיים
הכרות עם מערכת ניהול איכות QMC
ניסיון בניהול איכות QMC
ניסיון בניהול תחקרי ייצור יישום פעולות מתקנות ומונעות בהובלת שינויים
ניסיון בעבודה בסביבה gmp
ניסיון קודם בריכוז נתוני איכות והפקת דוחות
ניסיון בעבודה עם מוצרי אסתטים יתרון
אנגלית ברמה גבוה
*שכר ותנאים טובים למתאימים/ות
*מהרו להגיש מועמדות על ידי שליחת קו"ח המשרה מיועדת לנשים ולגברים כאחד.
הבנק הבינלאומי מחפש אותך למסלול הכשרה יוקרתי לייעוץ השקעות
Wed, 01 Jul 2026 12:35:00 GMT
מיקום המשרה: ירושלים, רחובות, ראשון לציון, תל אביב יפו, רמת השרון, חיפה, נהריה 
תחומי המשרה: כספים וכלכלה, רואה חשבון, כלכלן, מדעים מדוייקים, בוגרי מנהל עסקים, מימון, סטטיסטיקאים, יועץ השקעות 
סוג/היקף המשרה: משרה מלאה 
בוגר/ת תואר פיננסי -מנהל עסקים התמחות כלכלה / סטטיסטיקה ומימון / חשבונאות
עברת את בחינות המעבר לתפקיד יעוץ השקעות ומחפש סטאז'?!?
דרישות:
* בוגרי /ות תואר פיננסי) כלכלה / מנהל עסקים / חשבונאות
* ניסיון תעסוקתי מארגון פיננסי -יתרון
* בעלי /ות אוריינטציה מכירתית ושיווקית
* בעלי /ות תודעת שירות מפותחת
* יכולת לעבודה בתנאי לחץ
* חוש עסקי ורצון להתפתח בתחום הפיננסיים

הבנק מעודד ומקדם העסקת עובדים עם מוגבלויות
* המשרה מיועדת לנשים ולגברים כאחד.
מנהל /ת מתקן ייצור
Wed, 01 Jul 2026 12:30:00 GMT
מיקום המשרה: חיפה 
תחומי המשרה: מדעים מדוייקים, הנדסה, מהנדסים - אחר, מהנדס כימיה, מהנדס כימיה 
סוג/היקף המשרה: משרה מלאה 
לקבוצת בזן בחיפה דרוש/ה מנהל /ת מתקן ייצור.
המשרה כוללת:
* ניהול צוות תפעול של עד 30 עובדים בתעשיית האנרגיה בסביבה טכנולוגית.
* ניהול מתקן טכנולוגי מתקדם: ניתוחי תהליך ובקרה.
* פיתוח פרויקטים במתקן החל מהרעיון ועד לישום.
* מתן פתרונות ושיפורים תהליכיים וכלכליים.
* ממשקים מול נותני ידע טכניים ותהליכיים בארץ ובחו"ל.
* עבודת כחלק ממחלקה הנדסית באווירה תומכת.
* אופק התפתחותי ואפשרויות קידום רבות.
דרישות:
מהנדס /ת כימיה - חובה.
ניסיון ניהולי/ פיקודי - יתרון משמעותי.
כישורים טכניים ברמה גבוהה.
יחסי אנוש ויכולת עבודה בצוות.
כושר ביטוי גבוה בעל פה ויכולת הצגת נושאים.
נכונות לעבודת שטח.
נכונות לעבודה בשעות לא שגרתיות. המשרה מיועדת לנשים ולגברים כאחד.
מהנדס /ת אמינות - חברה בטחונית אזור השפלה
Wed, 01 Jul 2026 12:30:00 GMT
מיקום המשרה: באר שבע, אשקלון, אשדוד, רחובות, נס ציונה 
תחומי המשרה: חומרה, מהנדס RF, חשמל ואלקטרוניקה, מדעים מדוייקים, מהנדס אלקטרוניקה, הנדסה, מהנדס RF, מהנדס אלקטרוניקה, מהנדס חומרים, מהנדס חומרים 
סוג/היקף המשרה: משרה מלאה 
לחברה בטחונית באזור השפלה דרוש/ה מהנדס/ת אמינות

הגדרת התפקיד:
- ניתוח תוצאות של בדיקות אמינות ומדידות DC ו - RF של רכיבים.
- FAILURE ANALYSIS ביצוע
- תמיכה הנדסית בביצוע בדיקות אמינות כולל בדיקות ויזואליות.
- תמיכה הנדסית וביצוע כיולים, זיהוי תקלות ותיקון למערכות מדידות אמינות

משרה מלאה
דרישות:
- מהנדס/ת אלקטרוניקה/ חשמל/ פיזיקה
- ידע והבנה של תפקיד רכיבי RF אנאלוגיים.
- ידע בפיסיקה של התקן.
- ידע באמינות של רכיבים אלקטרוניים.
- ידע בהנדסת חומרים אלקטרוניים.
- ידע במוליכות חום.
- ניסיון עבודה מול מכשירי מדידה (לדוגמה VNA(
- יכולת למידה עצמית.
- יכולת טכנית.
- אנגלית ברמה גבוהה- דיבור/כתיבה/קריאה.
- ניסיון בתכנות- יתרון..
- נכונות לעבודה בשעות נוספות המשרה מיועדת לנשים ולגברים כאחד.
לוקח /ת דמים- מדיטון רשת מרכזים רפואיים
Wed, 01 Jul 2026 12:26:00 GMT
מיקום המשרה: באר שבע, אופקים, רמת גן, פתח תקווה, בני ברק 
תחומי המשרה: רפואה ופארמה, אחיות / אחים, מדעים מדוייקים, לבורנט, מכשור רפואי, ביוטכנולוגיה, לבורנט / מנהל מעבדה, לבורנט / מנהל מעבדה - רפואה ופארמה 
סוג/היקף המשרה: משרה מלאה, משרה חלקית, מתאים גם להורים / שעות גמישות, אקדמאים ללא ניסיון, לדוברי שפות, מתאים גם לחיילים משוחררים, מתאים גם לבני 50 פלוס, מתאים גם למגזר הדתי 
למדיטון רשת מרכזיים רפואיים- דרוש/ה לוקח/ת דמים לסניפים פ"ת/ב"ש

- לקיחת דמים במסגרת בדיקות סקר ובדיקות תעסוקתיות.
- אחריות על ביצוע בדיקות סקר ותעסוקתיות במרפאה.
-דרוש/ה אדם בעל תושייה לעבור הכשרה בנושאים: שמיעה, ראייה, ספירומטריה.
היקף המשרה:
סניף באר שבע- פעמיים בשבוע + ימי שישי 8:00-12:00
סניף פתח תקווה- משרה מלאה ימים א'-ה'
דרישות:
- תעודת שאיבת דמים- חובה
- אח/ות מוסמכ/ת- יתרון
- יכולת עבודה עצמאית ועם צוות
- ניסיון בבדיקות אק"ג, ארגומטריה- יתרון המשרה מיועדת לנשים ולגברים כאחד.
אנליסט /ית ניהול סיכונים במתחם האלף
Wed, 01 Jul 2026 12:25:00 GMT
מיקום המשרה: רחובות, נס ציונה, ראשון לציון, אזור 
תחומי המשרה: כספים וכלכלה, כלכלן, אנליסט, מדעים מדוייקים, בוגרי מנהל עסקים, סטטיסטיקאים 
סוג/היקף המשרה: משרה מלאה 
הפניקס מגייסת אנליסט/ית ניהול סיכונים עם ניסיון!

איך יראה היומיום שלך?

- ביצוע ניתוחי עומק כמותיים ואיכותיים לניהול סיכוני ביטוח וסיכונים רוחביים (שוק, אשראי ותפעול) בכלל קווי העסק
- הובלת תהליכי הערכת סיכון כולל בהתאם לרגולציה (סולבנסי 2) וליווי סיכונים מתפתחים כמו ESG ובינה מלאכותית (AI)
- עבודה שוטפת מול יחידות האקטואריה, הכספים וההשקעות, והכנת דוחות תקופתיים להנהלה הבכירה ולדירקטוריון.
- שיפור ופיתוח כלים ומודלים לניהול סיכונים ארגוני המשרתים את קבלת ההחלטות העסקית

המשרה ממוקמת במתחם האלף החדש בראשון לציון, עבודה מהבית לאחר תקופת החפיפה, שעות גמישות, נופשים בחו"ל ובארץ ועוד המון תנאים מטורפים!
דרישות:
מה תביא/י איתך?

- תואר ראשון רלוונטי בתחומי הכלכלה, אקטואריה, סטטיסטיקה, חשבונאות או מנהל עסקים
- ניסיון קודם כאנליסט/ית בעולמות הביטוח, ניהול הסיכונים או האקטואריה
- שליטה גבוהה ב-Excel ואנגלית ברמה גבוהה

*הפניקס מעודדת ותומכת בהעסקת עובדים עם מוגבלות
* המשרה מיועדת לנשים ולגברים כאחד.
דרוש /ה סטודנט /ית להנדסה כימית
Wed, 01 Jul 2026 12:20:00 GMT
מיקום המשרה: דימונה, באר שבע, אופקים, נתיבות, קרית גת 
תחומי המשרה: מדעים מדוייקים, סטודנטים במדעים מדוייקים, סטודנטים, סטודנטים - מדעים מדוייקים, בוגרי מדעים מדוייקים 
סוג/היקף המשרה: משרה חלקית 
סטודנט/ית לתואר ראשון בהנדסה כימית - שנה ב או ג
זמינות ליומיים לפחות בשבוע)גמישות בשעות בהתאם לצרכים(
יכולת למידה עצמאית ויוזמה אישית
הבנת תהליכים וחשיבה אנליטית
תקשורת בינאישית טובה ויכולת עבודה בצוות
שליטה מלאה בתוכנות Office, בעיקר Excel ו- PowerPoint
אנגלית ברמה טובה - קריאה וכתיבה טכנית
דרישות:
ניסיון קודם בתעשייה תהליכית - יתרון
היכרות עם Aspen, HYSYS או כלים סימולטיביים - יתרון
ניסיון בפרויקטים מעשיים או בפרויקט גמר - יתרון המשרה מיועדת לנשים ולגברים כאחד.
Design Verification Vision Lead, Cloud
Tue, 30 Jun 2026 19:46:00 GMT
מיקום המשרה: תל אביב יפו, חיפה 
תחומי המשרה: חומרה, חומרה - וריפיקציה, חשמל ואלקטרוניקה, מהנדס חשמל, מדעים מדוייקים, מהנדס אלקטרוניקה, הנדסה, מהנדס אלקטרוניקה, מהנדס וריפיקציה, מהנדס חשמל, מהנדס וריפיקציה | ולידציה 
סוג/היקף המשרה: משרה מלאה 
Required Design Verification Vision Lead, Cloud
Note: By applying to this position you will have an opportunity to share your preferred working location from the following: Tel Aviv, Israel; Haifa, Israel.
About the job
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
In this role, youll work to shape the future of an edge-AI product, bringing high-performance intelligence to the edge. You will have an opportunity to drive cutting-edge distributed inference technology that powers real-time systems where latency and reliability are mission-critical.
Youll be part of a team that pushes boundaries, developing robust, autonomous solutions that define the next generation of intelligent infrastructure and hardware for the edge. You'll contribute to the innovation behind products that transform industries, leveraging your expertise in system-level integration and localized processing to deploy complex AI models across sophisticated hardware platforms, ensuring intelligence is embedded exactly where the action happens.
Our mission is to organize the world's information and make it universally accessible and useful. Our team combines the best of our AI, Software, and Hardware to create radically helpful experiences. We research, design, and develop new technologies and hardware to make computing faster, seamless, and more powerful. We aim to make people's lives better through technology.
Responsibilities
Lead the verification of an edge AI IP, to be used in our edge-AI products.
Lead a team of chip verification engineers. Plan tasks, allocate people, hold verification design/code reviews, and drive verification execution.
Plan the verification of digital design blocks, including writing test plans, and other verification documents.
Code development of verification features and capabilities, and participate in RTL debug.
Work closely with Architecture, Software, Design, and Physical Design stakeholders to make technical decisions and represent project status throughout the development process.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering or a related field, or equivalent practical experience.
10 years of experience working with hardware verification languages (e.g., System Verilog/Specman), design verification methodologies (e.g., UVM) and chip design flow.
Experience in leading chip verification teams through the full lifecycle from concept to delivery.
Experience in creating chip or subsystem design verification strategies and plans.
Preferred qualifications:
15 years of experience in verification of complex SoC/ASIC.
10 years of experience managing verification teams.
Experience in chip design/verification of high performance AI/ML accelerators.
Experience with industry verification techniques, including complementary techniques such as formal verification, and emulation.
Experience in low power verification.
This position is open to all candidates.
Senior Formal Verification Engineer, Cloud
Tue, 30 Jun 2026 19:31:00 GMT
מיקום המשרה: תל אביב יפו, חיפה 
תחומי המשרה: תוכנה, חשמל ואלקטרוניקה, מהנדס חשמל, מדעים מדוייקים, הנדסה, מהנדס וריפיקציה, מהנדס חשמל, מהנדס וריפיקציה | ולידציה, ניהול ביניים, Senior V&V, Senior V&V 
סוג/היקף המשרה: משרה מלאה 
Required Senior Formal Verification Engineer, Cloud
Note: By applying to this position you will have an opportunity to share your preferred working location from the following: Tel Aviv, Israel; Haifa, Israel.
About the job
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
Our mission at System Infrastructure is to build the best cloud in the world for our services and for our Cloud customers, by solving real world business issues of performance, cost, and scale, utilizing hardware, software, and system solutions. To better serve evolving cloud needs, We are establishing a team in Israel to develop custom chips for servers.
In this role, you will perform formal verification of design properties of complex ASIC designs. You will collaborate closely with design and verification engineers to define meaningful properties that capture the design intent of a logic block and constraints on its input stimulus. You will also help define and improve design and verification methodologies that allow you to achieve formal verification closure.
Our mission is to organize the world's information and make it universally accessible and useful. Our team combines the best of our AI, Software, and Hardware to create radically helpful experiences. We research, design, and develop new technologies and hardware to make computing faster, seamless, and more powerful. We aim to make people's lives better through technology.
Responsibilities
Plan the formal verification strategy and create the properties and constraints for complex digital design blocks.
Utilize formal property verification tools combined with formal verification closure techniques to verify properties.
Resolve difficult to verify properties. Contribute improvements to methodologies to enhance formal verification results.
Architect and implement reusable formal verification components.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Science, or equivalent practical experience.
8 years of experience working on main interconnects, Direct Memory Access (DMA), controllers, and power management.
Experience capturing design specification in a temporal assertion language such as SVA or PSL.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering or Computer Science.
2 years of experience working on main interconnects, Direct Memory Access (DMA), controllers, and power management.
Experience working with one or more formal verification tools, such as JasperGold, VC Formal, Questa Formal, or 360-DV.
Understanding of formal verification algorithms.
Proficiency with scripting languages, such as Python.
This position is open to all candidates.
Senior SoC Design Verification Engineer, Cloud
Tue, 30 Jun 2026 19:27:00 GMT
מיקום המשרה: תל אביב יפו, חיפה 
תחומי המשרה: חומרה, חומרה - וריפיקציה, חשמל ואלקטרוניקה, מהנדס חשמל, מדעים מדוייקים, הנדסה, מהנדס וריפיקציה, מהנדס חשמל, FPGA, ASIC / VLSI, מהנדס וריפיקציה | ולידציה 
סוג/היקף המשרה: משרה מלאה 
Required Senior SoC Design Verification Engineer, Cloud
Note: By applying to this position you will have an opportunity to share your preferred working location from the following: Tel Aviv, Israel; Haifa, Israel.
About the job
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
In this role, you will work as part of a Research and Development team. You will build verification components, constrained-random testing, system testing, and drive verification closure. You will verify digital designs, collaborate closely with design and verification engineers on projects, and perform direct verification. You will build constrained-random verification environments that exercise designs through their corner-cases and expose all types of bugs. You will manage the full life-cycle of verification, which can range from verification planning, test execution, to collecting and closing coverage.
Responsibilities
Plan the verification of digital design blocks by fully understanding the design specification and interacting with design engineers to identify important verification scenarios.
Create and enhance constrained-random verification environments using SystemVerilog and UVM, or formally verify designs with SVA and industry leading formal tools.
Identify and write all types of coverage measures for corner-cases.
Debug tests with design engineers to deliver functionally correct design blocks.
Close coverage measures to identify verification holes and to show progress towards tape-out.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering or equivalent practical experience.
8 years of experience with creating and using verification components and environments in standard verification methodology.
Experience verifying digital logic at RTL level using SystemVerilog or Specman/E for FPGAs or ASICs.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering, or a related field.
3 years of experience with creating and using verification components and environments in standard verification methodology.
Experience with verification techniques, and the full verification life cycle.
Experience with performance verification of ASICs and ASIC components.
Experience with Application-Specific Integrated Circuit (ASIC) standard interfaces and memory system architecture.
Experience in four or more System on a chip (SOC) cycles.
This position is open to all candidates.
SOC Quality and Reliability Engineer, Cloud
Tue, 30 Jun 2026 19:17:00 GMT
מיקום המשרה: תל אביב יפו, חיפה 
תחומי המשרה: חשמל ואלקטרוניקה, מהנדס חשמל, ייצור ותעשייה, מדעים מדוייקים, הנדסה, מהנדס חומרים, מהנדס חשמל, מהנדס חומרים, מהנדס איכות 
סוג/היקף המשרה: משרה מלאה 
Required SOC Quality and Reliability Engineer, Cloud
Note: By applying to this position you will have an opportunity to share your preferred working location from the following: Tel Aviv, Israel; Haifa, Israel.
About the job
In this role, youll work to shape the future of AI/ML hardware acceleration. You will have an opportunity to drive TPU (Tensor Processing Unit) technology that powers our most demanding AI/ML applications. Youll be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our TPU. You'll contribute to the innovation behind products loved by millions worldwide, and leverage your design and verification expertise to verify complex digital designs, with a specific focus on TPU architecture and its integration within AI/ML-driven systems.
Our data centers are the most advanced in the world. In this role, you will help build the state-of-the-art SoCs that power these data centers by driving quality and reliability processes from the Integrated Circuit perspective. You will have an opportunity to create silicon and follow it into the field and back to drive improvements for the next-generations of chips.
You will have an understanding of Integrated Circuit (IC) flows, wafer processing, testing, qualification, yield, reliability, and failure analysis is expected. You will work with various cross-functional teams to develop quality and reliability specifications, develop and deploy design guidelines, and develop and execute and test plans. You will collaborate with global hardware quality and reliability teams, silicon design, validation and engineering teams.The AI and Infrastructure team is redefining whats possible.
Responsibilities
Lead the strategic definition and development of Design-for-Reliability (DfR) guidelines, collaborating with cross-functional subject matter experts to integrate reliability into early design stages.
Establish and direct the development of qualification hardware and test methodologies, managing internal teams and external vendors to ensure silicon and package verification.
Execute comprehensive silicon and package qualification programs (including high-temperature operating life (HTOL), early life failure rate (ELFR), electrostatic discharge and latch-up (ESD/LU), and biased highly accelerated stress test (b/HAST)) and conduct in-depth failure analysis to resolve quality issues.
Analyze data from qualification programs, high-volume manufacturing, and field returns to identify failure mechanisms and trends for yield and reliability optimization.
Develop and implement physics-based statistical quality and reliability models (e.g., early life failure (ELF), time-dependent dielectric breakdown (TDDB), or negative bias temperature instability (NBTI)) to predict device failure mechanisms and lifetime behaviors.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Materials Science, Physics, or a related field or equivalent practical experience.
4 years of experience in Integrated Circuit (IC) silicon quality or reliability.
Experience leading the product reliability life-cycle from post-tapeout through high-volume manufacturing.
Experience with semiconductor complementary metal-oxide-semiconductor (CMOS) technology, device physics, and failure mechanisms.
Preferred qualifications:
Master's degree in Electrical Engineering, Materials Science, or related field.
Expertise in statistical data analysis using tools such as JMP, Python, or JMP Scripting Language (JSL).
Familiarity with electrical failure analysis (EFA) and physical failure analysis (PFA) techniques.
Knowledge of design-for-reliability (DfR) rules and implementation techniques.
Track record with silicon reliability on process nodes and advanced packaging technologies.
This position is open to all candidates.
Junior SoC DFT Engineer, Cloud
Tue, 30 Jun 2026 18:54:00 GMT
מיקום המשרה: תל אביב יפו, חיפה 
תחומי המשרה: חשמל ואלקטרוניקה, מהנדס חשמל, מדעים מדוייקים, הנדסה, מהנדס וריפיקציה, מהנדס חשמל, מהנדס וריפיקציה | ולידציה 
סוג/היקף המשרה: משרה מלאה 
Required Junior SoC DFT Engineer, Cloud
Note: By applying to this position you will have an opportunity to share your preferred working location from the following: Haifa, Israel; Tel Aviv, Israel.
About the job
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
As a System on a Chip (SoC) Design for Testing (DFT) Engineer, you will be responsible for defining, implementing and deploying advanced DFT methodologies for highly digital or mixed-signal chips or IPs. You will define silicon test strategies, DFT architecture, and create DFT specifications for a CPU. You will design, insert and verify the DFT logic.You will prepare for post silicon and co-work/debug with test engineers. You will be responsible for reducing test cost, increasing production quality and enhancing yield.
Behind everything our users see online is the architecture built by the Technical Infrastructure team to keep it running. From developing and maintaining our data centers to building the next generation of our platforms, we make our product portfolio possible. We're proud to be our engineers' engineers and love voiding warranties by taking things apart so we can rebuild them. We keep our networks up and running, ensuring our users have the best and fastest experience possible.
Responsibilities
Develop DFT strategy and architecture (e.g., hierarchical DFT, Memory Built-In Self Test (MBIST), Automatic Test Pattern Generation (ATPG).
Complete all Test Design Rule Checks (TDRC) and design changes to fix TDRC violations to achieve high-test quality.
Insert DFT logic, boundary scan, scan chains, DFT Compression, Logic BIST, TAP controller, clock control block, and other DFT IP blocks.
Insert and hook up MBIST logic including test collar around memories, MBIST controllers, eFuse logic, and connect to core and TAP interfaces.
Document DFT architecture, test sequences, and boot-up sequences associated with test pins.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, a related field, or equivalent practical experience.
1 year of experience with Design For Test (DFT) methodologies, DFT verification, and industry-standard DFT tools.
Preferred qualifications:
Master's degree in Electrical Engineering, or a related field.
Experience in fault modeling.
Experience in IP integration (e.g., Memories, Test Controllers, Test Access Point (TAP), and Memory Built-In Self Test (MBIST)).
Experience working with ATE engineers (e.g., silicon bring-up, patterns generation, debug, validation on automatic test equipment, debug of silicon issues).
Experience in SoC cycles, including silicon bring-up and silicon debug activities.
Experience with ASIC DFT synthesis, simulation, and verification flow.
This position is open to all candidates.
Senior Design Verification Engineer, Networking, Cloud
Tue, 30 Jun 2026 18:41:00 GMT
מיקום המשרה: תל אביב יפו, חיפה 
תחומי המשרה: חשמל ואלקטרוניקה, מהנדס חשמל, מדעים מדוייקים, הנדסה, מהנדס וריפיקציה, מהנדס חשמל, מהנדס וריפיקציה | ולידציה 
סוג/היקף המשרה: משרה מלאה 
Required Senior Design Verification Engineer, Networking, Cloud
Note: By applying to this position you will have an opportunity to share your preferred working location from the following: Tel Aviv, Israel; Haifa, Israel.
About the job
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
As a Senior Design Verification Engineer, you will be a part of Research and Development team to verify digital designs, develop constrained-random test environments and drive system testing to closure. You will collaborate with design and verification teams, manage the verification life-cycle and uncover bugs through corner-case testing.
Responsibilities
Plan and execute the verification of digital design blocks by understanding specifications and working with design engineers to define key verification scenarios.
Develop and refine random verification environments using SystemVerilog/UVM or Specman to ensure effective test coverage.
Define and implement various coverage measures to capture stimulus and corner-case scenarios.
Collaborate with design engineers to debug tests and ensure functional correctness of design blocks.
Drive coverage analysis to identify verification gaps and demonstrate progress towards tape-out.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering or equivalent practical experience.
8 years of experience verifying digital logic at Register-Transfer Level (RTL) using SystemVerilog or Specman/E for Field Programmable Gate Arrays (FPGAs) or Application-specific integrated circuit (ASICs).
Experience with Central Processing Unit (CPU ) implementation, assembly language, or compute System on a Chip (SOC).
Experience verifying digital systems using standard IP components/interconnects (e.g., microprocessor cores, hierarchical memory subsystems).
Experience creating and using verification components and environments in standard verification methodology.
Preferred qualifications:
Masters degree in Electrical Engineering or Computer Science.
2 years of experience verifying digital logic at Register-Transfer Level (RTL) using SystemVerilog or Specman/E for Field Programmable Gate Arrays (FPGAs) or Application-specific integrated circuit (ASICs).
Experience with UVM, SystemVerilog, or other scripting languages (e.g., Python, Perl, Shell, Bash, etc.).
This position is open to all candidates.
Senior CPU Design Verification Engineer, Cloud
Tue, 30 Jun 2026 18:39:00 GMT
מיקום המשרה: תל אביב יפו, חיפה 
תחומי המשרה: חומרה, חומרה - וריפיקציה, חשמל ואלקטרוניקה, מהנדס חשמל, מדעים מדוייקים, הנדסה, מהנדס וריפיקציה, מהנדס חשמל, FPGA, ASIC / VLSI, מהנדס וריפיקציה | ולידציה 
סוג/היקף המשרה: משרה מלאה 
Required Senior CPU Design Verification Engineer, Cloud
Note: By applying to this position you will have an opportunity to share your preferred working location from the following: Tel Aviv, Israel; Haifa, Israel.
About the job
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
In this role, you will work as part of a Research and Development team. You will build verification components, constrained-random testing, and system testing, and drive verification closure. You will verify digital designs, collaborate closely with design and verification engineers on projects, and perform direct verification. You will build constrained-random verification environments that exercise designs through their corner-cases and expose all types of bugs. You will manage the full life-cycle of verification, which can range from verification planning and test execution to collecting and closing coverage.
Responsibilities
Plan the verification of digital design blocks by fully understanding the design specification and interacting with design engineers to identify important verification scenarios.
Create and enhance constrained-random verification environments using SystemVerilog and UVM, or formally verify designs with SystemVerilog Assertions (SVA) and industry leading formal tools.
Identify and write all types of coverage measures for corner-cases.
Debug tests with design engineers to deliver functionally correct design blocks.
Close coverage measures to identify verification holes and to show progress towards tape-out.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering or equivalent practical experience.
8 years of experience with creating and using verification components and environments in standard verification methodology.
Experience verifying digital logic at RTL level using SystemVerilog or Specman/E for FPGAs or ASICs.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering, or a related field.
3 years of experience creating and using verification components and environments in standard verification methodology.
Experience with verification techniques, and the full verification life cycle.
Experience with performance verification of ASICs and ASIC components.
Experience with Application-Specific Integrated Circuit (ASIC) standard interfaces and memory system architecture.
Knowledge of CPU/Processor architectures (e.g., pipeline, cache, memory subsystem, instruction sets, exceptions) like ARM, X86 or RISC-V, is highly beneficial for verifying processor cores or IP blocks.
This position is open to all candidates.
CPU Design Verification Engineer, Cloud
Tue, 30 Jun 2026 18:23:00 GMT
מיקום המשרה: תל אביב יפו, חיפה 
תחומי המשרה: חומרה, חומרה - וריפיקציה, חשמל ואלקטרוניקה, מהנדס חשמל, מדעים מדוייקים, הנדסה, מהנדס וריפיקציה, מהנדס חשמל, FPGA, ASIC / VLSI, מהנדס וריפיקציה | ולידציה 
סוג/היקף המשרה: משרה מלאה 
Required CPU Design Verification Engineer, Cloud
Note: By applying to this position you will have an opportunity to share your preferred working location from the following: Tel Aviv, Israel; Haifa, Israel.
About the job
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
In this role, you will work as part of a Research and Development team. You will build verification components, constrained-random testing, and system testing, and drive verification closure. You will verify digital designs, collaborate closely with design and verification engineers on projects, and perform direct verification. You will build constrained-random verification environments that exercise designs through their corner-cases and expose all types of bugs. You will manage the full life-cycle of verification, which can range from verification planning and test execution to collecting and closing coverage.
Responsibilities
Plan the verification of digital design blocks by fully understanding the design specification and interacting with design engineers to identify important verification scenarios.
Create and enhance constrained-random verification environments using SystemVerilog and Universal Verification Methodology (UVM), or formally verify designs with SystemVerilog Assertions (SVA) and industry leading formal tools.
Identify and write all types of coverage measures for corner-cases.
Debug tests with design engineers to deliver functionally correct design blocks.
Close coverage measures to identify verification holes and to show progress towards tape-out.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering or equivalent practical experience.
4 years of experience with creating and using verification components and environments in standard verification methodology.
Experience verifying digital logic at RTL level using SystemVerilog or Specman/E for FPGAs or ASICs.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering, or a related field.
3 years of experience creating and using verification components and environments in standard verification methodology.
Experience with Application-Specific Integrated Circuit (ASIC) standard interfaces and memory system architecture.
Experience with verification techniques, and the full verification life cycle.
Experience with performance verification of ASICs and ASIC components.
Knowledge of CPU/Processor architectures (e.g., pipeline, cache, memory subsystem, instruction sets, exceptions) like ARM, X86 or RISC-V, for verifying processor cores or IP blocks.
This position is open to all candidates.
Silicon Validation and Automation Engineer
Tue, 30 Jun 2026 18:17:00 GMT
מיקום המשרה: תל אביב יפו, חיפה 
תחומי המשרה: אבטחת איכות QA, חשמל ואלקטרוניקה, מהנדס חשמל, מדעים מדוייקים, הנדסה, מהנדס וריפיקציה, מהנדס חשמל, מהנדס וריפיקציה | ולידציה, QA Automation Infrastructure 
סוג/היקף המשרה: משרה מלאה 
Required Silicon Validation and Automation Engineer
Note: By applying to this position you will have an opportunity to share your preferred working location from the following: Tel Aviv, Israel; Haifa, Israel.
About the job
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
Responsibilities
Run, monitor, and analyze nightly Continuous Integration (CI) regression results.
Design and implement new regression methods and supporting infrastructure/Graphical User Interface (GUI).
Identify, debug, and report issues while performing initial root cause analysis and routing to IP owners.
Develop and maintain tools for silicon validation and debug.
Maintain and enhance automation infrastructure for various regression cadences.
Requirements:
Minimum qualifications:
Bachelors degree in Electrical Engineering, Computer Engineering, Physics, a related field, or equivalent practical experience.
1 year of experience in post-silicon validation, SoC debug, or a similar role.
Experience with Continuous Integration (CI) systems and regression management.
Experience with lab equipment and platform bring-up.
Experience in scripting languages such as Python for test automation, tool development, and data analysis.
Preferred qualifications:
Experience developing software tools, including command-line interfaces and graphical user interfaces (GUIs).
Experience with version control systems (e.g., Git).
Experience with silicon screening or characterization processes.
Familiarity with various Linux distributions and embedded environments like NERF, OVSS, EDK2, etc.
Understanding of computer architecture, SoC design, and IP interfaces.
Ability to debug hardware/software issues and perform root cause analysis in a silicon environment.
This position is open to all candidates.
AI SoC Design Verification Engineer, Cloud
Tue, 30 Jun 2026 18:04:00 GMT
מיקום המשרה: תל אביב יפו, חיפה 
תחומי המשרה: חשמל ואלקטרוניקה, מהנדס חשמל, מדעים מדוייקים, הנדסה, מהנדס וריפיקציה, מהנדס חשמל, מהנדס וריפיקציה | ולידציה 
סוג/היקף המשרה: משרה מלאה 
Required AI SoC Design Verification Engineer, Cloud

About the job
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
As a System on a Chip (SoC) Design Verification Engineer, you will work as part of a Research and Development team. You will build verification components, constrained-random testing, system testing, and drive verification closure.
As part of our server chip design team, you will verify digital designs. You will collaborate closely with design and verification engineers on projects and perform direct verification. You will build efficient and effective constrained-random verification environments that exercise designs through their corner-cases and expose all types of bugs. You will manage the full life-cycle of verification, which can range from verification planning, test execution, to collecting and closing coverage.
The AI and Infrastructure team is redefining what’s possible. We empower our customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. 
We're the driving team behind our groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for our Cloud, Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Plan the verification of digital design blocks by fully understanding the design specification and interacting with design engineers to identify important verification scenarios.
Create and enhance constrained-random verification environments using SystemVerilog and Universal Verification Methodology (UVM), or formally verify designs with SystemVerilog Assertion (SVA) and industry leading formal tools.
Identify and write all types of coverage measures for corner-cases.
Debug tests with design engineers to deliver functionally correct design blocks.
Close coverage measures to identify verification holes and to show progress towards tape-out.
Note: By applying to this position you will have an opportunity to share your preferred working location from the following: Tel Aviv, Israel; Haifa, Israel.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
4 years of experience with creating and using verification components and environments in standard verification methodology.
Experience verifying digital systems using standard IP components/interconnects (microprocessor cores, hierarchical memory subsystems).
Experience verifying digital logic at RTL level using SystemVerilog or Specman/E for FPGAs or ASICs.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering, Computer Engineering or Computer Science, with an emphasis on computer architecture.
Experience with verification techniques, and the full verification life-cycle.
Experience with performance verification of ASICs and ASIC components.
Experience with ASIC standard interfaces and memory system architecture.
This position is open to all candidates.
אנליטיקאי/ת למעבדת QC
Tue, 30 Jun 2026 17:03:00 GMT
מיקום המשרה: חיפה 
תחומי המשרה: אבטחת איכות QA, מדעים מדוייקים, כימאי, הנדסה, מהנדס כימיה, מהנדס כימיה, ביוטכנולוגיה, מהנדס ביוטכנולוגיה, QC 
סוג/היקף המשרה: משרה מלאה 
לחברת תעשיות פרמצבטיות דרוש/ה אנליטיקאי/ת למעבדת QC - משרה בחיפה!
הצטרפו לחברת תרופות מובילה ויציבה ותהיו חלק מצוות מקצועי במעבדת בקרת האיכות, עם סביבת עבודה מתקדמת, תנאים מצוינים ואפשרויות להתפתחות מקצועית.
מה בתפקיד?
ביצוע בדיקות אנליטיות לחומרי גלם (Raw Materials)
עבודה עם ציוד אנליטי מתקדם כגון HPLC, GC ו-Wet Chemistry
עבודה בסביבת GMP בהתאם לנהלים ולתקני איכות מחמירים
הטבות:
משכורת י"ג
בונוסים שנתיים
העלאות שכר שנתיות
נופש חברה
יציבות תעסוקתית
אפשרויות קידום וניוד פנימי.
דרישות:
תואר ראשון בכימיה / ביוטכנולוגיה / מדעים - חובה
ניסיון של 0-3 שנים בעבודה עם HPLC - יתרון
ניסיון בעבודה בסביבת GMP - יתרון
יכולת עבודה עצמאית ובצוות
יחסי אנוש מצוינים
יכולת עבודה תחת לחץ ובסביבה דינמית
אנגלית ברמה גבוהה. המשרה מיועדת לנשים ולגברים כאחד.
Electrical Post-Silicon Characterization & Validation Engineer
Tue, 30 Jun 2026 16:14:00 GMT
מיקום המשרה: קיסריה 
תחומי המשרה: תוכנה, מהנדס מחשבים, חשמל ואלקטרוניקה, מהנדס חשמל, מדעים מדוייקים, הנדסה, מהנדס וריפיקציה, מהנדס חשמל, מהנדס מחשבים, מהנדס וריפיקציה | ולידציה 
סוג/היקף המשרה: משרה מלאה 
Required Electrical Post-Silicon Characterization & Validation Engineer
Meet the Team:
The Silicon One Post-Silicon Electrical Validation (EPSV) team in Caesarea works on the fastest, most power-hungry networking chips in the industry. We are the hardware experts who take the raw silicon and prove it actually works in the real world. We don't just run scripts from a desk-we get our hands dirty in the lab physically probing boards and testing the limits of the hardware. Love sophisticated hardware puzzles? Want your work to directly impact mass production? This is the team to be in.
Your Impact:
Lead hands-on lab debugging to fix complex silicon performance, characterization, and yield issues. Use bench findings and board-probing data to give feedback directly to the architecture and design teams. Lead ASIC bring-up on validation boards, focusing heavily on SerDes, high-speed interfaces, and power/clock domains. Run characterization across PVT (Process, Voltage, Temperature) conditions and analyse large datasets to resolve performance bottlenecks and improve chip yield. Write and optimize clean Python code to automate lab equipment and test internal chip logic. Serve as the technical lead for complex hardware debug, defining validation methodologies, and advanced lab measurement techniques for the team.
Why Join Us:
Be part of a team working on the most advanced silicon products in the market! Are you an engineer who prefers physical testing and measuring boards in the lab over just running validation scripts on a computer?, This is the place for you!. We value pure hardware talent and provide ample opportunities for professional advancement.
Requirements:
Minimum Qualifications
B.Sc. in Electrical or Computer Engineering.
6+ years of experience in post-silicon validation, characterization, or hardware testing.
Experience testing and measuring boards using scopes, VNAs, TDRs, and phase noise analysers.
Experienced in bringing up ASICs on EVBs, specifically with SerDes and DC/DC channels.
Ability to write automated scripts for hardware testing and data analysis.
Preferred Qualifications:
System-level Debugging- trace bugs across the silicon, package, and PCB.
Good understanding of signal and power integrity (jitter, supply noise).
Experience using validation data to fix performance bottlenecks and improve production flow.
Track record of working smoothly with global teams from architecture through to physical design and DFT.
Strong technical ownership, independent problem-solving, and direct, data-driven communication.
This position is open to all candidates.
ASIC Design & Verification Engineer
Tue, 30 Jun 2026 15:50:00 GMT
מיקום המשרה: קיסריה 
תחומי המשרה: חומרה, חומרה - וריפיקציה, חשמל ואלקטרוניקה, מהנדס חשמל, מדעים מדוייקים, הנדסה, מהנדס וריפיקציה, מהנדס חשמל, ASIC / VLSI, מהנדס וריפיקציה | ולידציה 
סוג/היקף המשרה: משרה מלאה, עבודה היברידית 
Required ASIC Design & Verification Engineer
Meet the Team
We leverage cutting-edge silicon technologies and methodologies to develop the largest-scale and most advanced devices, pushing the boundaries of whats possible.
We are transforming the industry with a unified, programmable architecture powering our future routing portfolio and shaping the Internet for decades to come.
Your Impact:
Review micro-architecture specifications
Implement Verification environment UVM based
Collaborate with Design engineers to resolve bugs and achieve coverage closure
Work with the firmware/Lab teams to verify chip flows
Perform debug, root-cause analysis, and post-silicon validation in the lab.
Requirements:
Minimum Qualifications:
B.Sc./M.Sc. in Electrical Engineering from a top university
3+ years of experience in the filed
knowledge with UVM and functional verification methodologies
Preferred Qualifications:
Experience with MATLAB simulations and bit-exact modeling environments
Familiarity with mixed-signal systems and environments
Knowledge and hands-on experience with Clock Domain Crossing (CDC).
This position is open to all candidates.
PHY Post Silicon Validation Engineer
Tue, 30 Jun 2026 15:43:00 GMT
מיקום המשרה: קיסריה 
תחומי המשרה: תוכנה, חשמל ואלקטרוניקה, מהנדס חשמל, מדעים מדוייקים, הנדסה, מהנדס וריפיקציה, מהנדס חשמל, בוגרי מדעי המחשב, מהנדס וריפיקציה | ולידציה 
סוג/היקף המשרה: משרה מלאה, עבודה היברידית 
Required PHY Post Silicon Validation Engineer
What You'll Do
Youll be joining the post silicon validation team in PHY system group at Silicon One group as part of the silicon development
Our team deals with PHY and system aspects of the SerDes communication IP: PHY FW, calibrations, system definitions and operations and post-silicon validation including developing the automation infrastructure and tools.
We use latest silicon technologies and processes to build the largest scale and most complex devices at the edge of feasibility.
Who You'll Work With:
You'll be part of our Group driving our game changing next generation network devices. Our unique team works in a startup atmosphere inside a stable and leading corporation. The position includes hands on work in our lab in Caesarea and Netanya.
Our design center is unique - hosting all silicon HW and SW development disciplines inside one site.
We are transforming the industry and building a new internet for the 5G era, providing a unified, programmable silicon architecture that is the foundation of all our future routing products.
Our devices are designed to be universally adaptable across service providers and web-scale markets, designed for fixed and modular platforms. Our devices deliver high speed without sacrificing programmability, buffering, power efficiency, scale or feature flexibility.
We are a revolutionary, ground-breaking technology for our customers and end users for decades to come! The Internet now has a new faster, better, safer engine!
Requirements:
Minimum Requirements:
* B.Sc/ M.Sc in Electrical engineer / Computer Science
* Experience with C++/C#, Python
* Knowledge in post-silicon validation or automation for networking systems specifically for DSP-based silicon systems, including debugging, validation, and optimization of DSP architectures.
Preferred Qualifications:
* Knowledge in communication and signal processing
* Knowledge in Linux, Git, Data Bases
* Knowledge in development of GUI
* experience with Jenkins Devops environment
* System orientation with multi-disciplinary approach and multitasking capabilities.
This position is open to all candidates.
Senior Verification Engineer - Silicon One
Tue, 30 Jun 2026 15:35:00 GMT
מיקום המשרה: קיסריה 
תחומי המשרה: תוכנה, מדעים מדוייקים, הנדסה, מהנדס וריפיקציה, מהנדס וריפיקציה | ולידציה, ניהול ביניים, Senior V&V, Senior V&V 
סוג/היקף המשרה: משרה מלאה, עבודה היברידית 
Required Senior Verification Engineer - Silicon One
Job Description
Meet the Team
Join the Silicon One Front-End Design Verification team, responsible for validating the most advanced networking silicon in the world. Our team ensures functional correctness, quality, and reliability across the entire design flow. We combine state-of-the-art methodologies with a collaborative, startup-like culture, while being backed by our stability and resources.
Your Impact:
Develop advanced verification environments using SystemVerilog and UVM
Write, run, and debug testbenches to ensure complete functional coverage
Drive pre-silicon and in-lab debug activities to resolve complex issues
Collaborate with RTL, architecture, and physical design teams to achieve design closure
Support methodology development, scripting, and automation to enhance productivity
Contribute to the success, powering the next generation of Internet infrastructure.
Requirements:
Minimum Qualifications
6+ years of experience in digital logic design verification
Advanced knowledge of SystemVerilog and UVM
Strong debug skills both pre-silicon and in-lab
Preferred Qualifications
Scripting skills (Python, Perl, TCL, or shell)
Experience with system-level integration (AMBA, PCIe, SPI, I2C, JTAG, CPU)
Basic software knowledge (driver-level)
Basic design knowledge and familiarity with CDC concepts.
This position is open to all candidates.
PHY Algorithm Technical leader
Tue, 30 Jun 2026 14:13:00 GMT
מיקום המשרה: תל אביב יפו 
תחומי המשרה: תוכנה, חשמל ואלקטרוניקה, מהנדס חשמל, מדעים מדוייקים, ניהול תוכנה, מפתח אלגוריתמים, הנדסה, מהנדס חשמל, מהנדס אלגוריתמים, פיתוח אלגוריתמים 
סוג/היקף המשרה: משרה מלאה, עבודה היברידית 
We are seeking PHY Algorithm Technical Leader, Silicon One Israel
Meet the Team:
You will join the SerDes System Algorithm team within Silicon One High Speed in Israel, part of our silicon development organization. The team works across modem technology, system modeling, and signal processing for high-speed SerDes devices.
We are at the center of our ASIC group, building next-generation network devices for AI networks, the 5G era, and the future of routing. Our design center brings silicon hardware and software disciplines together in one site, combining a small-team startup atmosphere with the scale and stability.
Your Impact:
As a PHY Algorithm Technical Leader, you will provide technical leadership for the development, modeling, configuration, and optimization of algorithms for advanced SerDes modem systems. You will work with the latest silicon technologies and processes to help build large-scale, complex devices at the edge of feasibility.
Your work will contribute to Silicon One, a unified and programmable silicon architecture designed for service provider and web-scale markets. The role requires technical depth in digital signal processing, modem behavior, and using MATLAB for algorithm development, with the ability to guide algorithm work from initial concept through advanced SerDes system implementation.
Provide technical leadership for research, design, and development of PHY and modem algorithms for high-speed SerDes devices.
Define and use system models to analyze modem behavior, signal-processing performance, architecture constraints, and algorithm tradeoffs.
Guide modem configuration, tuning, and optimization to improve performance, robustness, and implementation feasibility.
Use MATLAB for algorithm development, simulation, testing, and data analysis.
Guide technical decisions, review algorithm tradeoffs, and mentor engineers on complex PHY and modem development tasks.
Lead cross-functional technical collaboration with system, silicon hardware, and software teams to move algorithms from modeling into practical implementation.
Support lab-based validation and debug activities when required.
Requirements:
Minimum Qualifications:
Bachelor's degree or higher in Electrical Engineering or a related field.
5+ years of hands-on experience in PHY algorithm development or related high-speed communication systems, with a broad system-level orientation and perspective.
Experience with modem technologies, modem behavior, and relevant communication protocols.
Strong background in digital signal processing, including digital signal analysis and algorithm development.
Hands-on MATLAB experience for algorithm development, simulation, and testing.
Preferred Qualifications:
Experience with modem configuration, optimization, and performance tuning.
Experience with SerDes systems, PHY development, or high-speed silicon devices.
Experience with lab work, validation, measurement, or debug of communication systems.
High attention to detail and a disciplined approach to accuracy and precision in algorithm development.
Adaptability in evolving project requirements and strong collaboration in a small-team engineering environment.
This position is open to all candidates.
מנהל /ת טכני /ת למעבדת הוראה שנה ג
Tue, 30 Jun 2026 12:16:00 GMT
מיקום המשרה: תל אביב יפו 
תחומי המשרה: חומרה, מנהל מעבדה טכני, מדעים מדוייקים, בוגרי מדעים מדוייקים 
סוג/היקף המשרה: משרה מלאה 
ניהול מעבדת ההוראה לסטודנטים בשנה ג', לרבות: אחריות לאחזקה הטכנית השוטפת של מערכות ציוד מדעי, עמדות ניסויים, מכשור מדעי ומחשבים. אחריות למערכות התשתית של המעבדות, ניהול ומעקב אחר אחזקה מתוכננת ואחזקת שבר. אחריות לתפעול הטכני של המעבדה. מעקב, פיתוח ובניית ניסויים חדשים. אחריות למלאי הציוד, המכשור, הכימיקלים וכו'. אחריות לנושא בטיחות במעבדות. ליווי מקצועי של מדריכי המעבדה (תלמידי תואר שני ושלישי). שיוך מקצועי למערך מעבדות טכני - ביצוע מטלות ותמיכה במערך לפי הצורך.
דרישות:
טכנאי/הנדסאי ו/או תואר ראשון במדעים מדויקים/בהנדסה/מדעי המחשב או תחום דומה. ידע וניסיון בעבודה במעבדות. עבודה במעבדות הוראה- יתרון. ניסיון בעבודה הכוללת הפעלה, תיקון ותכנון של ציוד חשמלי, אלקטרוני ומכני. ידע בתפעול מעגלים חשמליים ובכיול מכשור תעשייתי או מעבדתי. ניסיון מוכח בהפעלת מערכות תוכנה וחומרה. הכרה, התקנה ניסיון ותמיכה במערכות הפעלה שונות - יתרון. שליטה טובה במערכת הפעלה Windows ובתוכנות Office ויישומיהן. ידיעת השפה העברית על בוריה וידיעת השפה האנגלית ברמה טובה מאד. ניסיון בהדרכה והנחייה. יכולת למידה עצמית של נושאים מורכבים והתעדכנות מקצועית. יכולת הדרכת משתמשי קצה ויכולת עבודה עם מגוון רחב של צרכים טכנולוגיים. חריצות, כושר תיאום, תכנון וארגון, סדר, דייקנות ויכולת מעקב. יכולת התמודדות עם עומס משימות ועמידה בלוחות זמנים. מחויבות ותודעת שירות גבוהה. הערה: נדרשת נכונות לעבודה בשעות נוספות בהתאם לצורך ובימי שישי (מספר פעמים במהלך הלימודים). נדרשת נכונות לעבודה פיזית קלה.
כפיפות: למנהלת המערך המינהלי של ביה"ס. המשרה מיועדת לנשים ולגברים כאחד.
מנהל /ת מחלקת נתונים ראשי (56 /2026)
Tue, 30 Jun 2026 10:31:00 GMT
מיקום המשרה: אשקלון 
תחומי המשרה: כספים וכלכלה, אנליסט, מדעים מדוייקים, מתמטיקאים, סטטיסטיקאים, ניהול מדעים מדוייקים 
סוג/היקף המשרה: משרה מלאה, עבודה ציבורית / ממשלתית 
דרוש/ה מנהל /ת מחלקת נתונים ראשי.
היקף משרה: 100%
מתח דרגות: מח"ר 10-12, תיבחן העסקה בחוזה בכירים באישור משרד הפנים וועד עובדים.
תיאור התפקיד: גיבוש מדיניות ואסטרטגיית ניהול הנתונים של הרשות, תכנון ויישום של תהליכי איסוף, עיבוד, שיתוף ותחקור נתונים במטרה להביא למימוש מיטבי של ערך המידע לשם השגת יעדי הרשות. גיבוש והמלצה על אסטרטגית ה- data של הרשות תוך דגש על יצירת אגם נתונים מרכזי ומאובטח אשר ישמש לאחסון, שיתוף, עיבוד ותחקור של נתונים באופן שיאפשר יצירת ערכים מוספים מבוססי נתונים (Municipality Driven data ). פיתוח תרבות נתונים ( data Culture) ברשות - זיהוי נתונים בעלי ערך ומיצוי הנתונים כמנוע לחדשנות ולדיגיטציה של תהליכים פנימיים ושל שירותים חיצוניים, שיתוף והנגשת נתונים לציבור ולשותפים
כבסיס ליצירת ערכים מוספים לרשות. הובלת מהלכים להבטחת אינטגרציה של נתונים - הסרת חסמים וגבולות בין נתונים המיוצרים במקורות/מערכות שונות ברשות ומחוצה לה. הובלת מהלכים להעשרת תשתיות הנתונים של הרשות נתונים ממקורות פנימיים וחיצוניים ובתוכם
פיתוח יכולות ניבוי ובניית מודלים בתחום ה- data Mining. בנייה ותכנון תהליכים להבטחת איכות הנתונים ושמירת תקינות המידע של הרשות. התנהלות במספר פרויקטים במקביל מול ממשקים מרובים והובלת עבודת מטה כלל ארגונית חוצה יחידות ארגוניות-מקצועיות. איזון בין דרישות התפקיד ואילוצי הרגולציה בכל הנוגע להגנת המידע וצנעת הפרט. יצירת שיתופי פעולה, עבודה ותכלול פרויקטים עם גורמים רבים ברשות ומחוצה לה. סיוע לאגפי הרשות בסוגיות הקשורות לדאטה בנושאים של ארגון וניהול, הנוגעים לניהול מידע ונתונים. הגדרת מדיניות לניהול ובקרת הנתונים. חדשנות ויצירתיות, יכולת הובלה, יכולת עבודה בצוות, יכולת רתימה והנעה לשיתופי פעולה והתמודדות עם אתגרים מורכבים ניהול ממשקי העבודה מול הגורמים הפעילים לתחום הדאטה, במשרדי הממשלה ובגופים רלוונטיים. להוות מרכז ידע ארגוני בתחום הנתונים תוך התעדכנות התפתחויות בתחום בארץ ובעולם ולתמוך בגיבוש
יוזמות ופיתוח שירותים מבוססי נתונים. מטלות נוספות בהתאם לצורך.
תאריך הגשת המועמדות: 05.07.2026 12:00.
דרישות:
דרישות סף:
השכלה:
בעל תואר אקדמי, שנרכש במוסד המוכר על ידי המועצה להשכלה גבוהה, במדעי המחשב/ מתמטיקה/ סטטיסטיקה/ מדעי הנתונים/ הנדסת תעשיה וניהול/ ניהול מערכות מידע / מנהל עסקים עם התמחות במערכות מידע/ כלכלה. או הנדסאי תוכנה או הנדסאי תעשיה וניהול
ניסיון מקצועי: לפחות שנתיים ניסיון בעבודה בתחום הדאטה) ניהול בסיסי נתונים, תחקור נתונים, איסוף נתונים ובניה של מאגרי מידע, בניה של מודלים מבוססי נתונים וכד'(ובנוסף -
ניסיון בהקמה של לפחות מערך BI אחד) על תשתית בסיס נתונים (אגם נתונים) ו/או מחסן נתונים ו/או Big Data (בארגון של לפחות 50 עובדים ב-3 השנים האחרונות). לפחות מתוך השנתיים שלעיל נדרש שנת ניסיון בניהול פרויקטים במערכות מידע ידע וניסיון בעבודה עם מערכות מידע כגון GIS. הכרות עם תחום רשויות מקומיות - יתרון.
כישורים: הכשרה מקצועית: עבור בעלי תעודת הנדסאי - נדרש סיום קורסים בהצלחה בהיקף מצטבר של 300 שעות באחד או יותר מהקורסים הבאים: תכנות, ניתוח מערכות, ניהול בסיסי נתונים, סטטיסטיקה מתקדמת, מנהלי טכנולוגיות, BI, Big Data, מנהלי מערכות מידע, אנליטיקה. היקף כל קורס לא יפחת מ-40 שעות.
דרישות נוספות: שליטה מלאה בשפה העברית והאנגלית. שפות נוספות בהתאם לצורך.
כפיפות:
מקצועית: מנהל מערכות מידע ומחשוב.
ניהולית: מנהל אגף תכנון אסטרטגי. המשרה מיועדת לנשים ולגברים כאחד.
דרוש /ה לבורנט /ית, באגף החינוך (78 /26)
Tue, 30 Jun 2026 10:05:00 GMT
מיקום המשרה: הוד השרון 
תחומי המשרה: רפואה ופארמה, מדעי החיים, טבע וחקלאות, מדעים מדוייקים, לבורנט, ביוטכנולוגיה, הנדסאי / טכנאי כימיה, ביוטכנולוגיה, לבורנט / מנהל מעבדה, לבורנט / מנהל מעבדה - רפואה ופארמה 
סוג/היקף המשרה: משרה מלאה, משרה חלקית, עבודה ציבורית / ממשלתית 
דרוש/ה לבורנט/ית, באגף החינוך
תיאור תפקיד:
ריכוז הפעי לות במעבדה:
הפעלת המעבדה בשעות הלימודים.
עזרה למורה ולתלמידים)בהתאם להנחיות המורה(בשעת ביצוע ניסויים במעבדה.
סיוע למורה ולתלמידים בתכנון פרויקטים ובביצועם באופן יחידני או בקבוצות.
נעילה ומניעת גישה לבלתי מורשים.
הכנת חומרים, כלים וציוד לפעילויות המעבדה.
פיקוח על פעילויות במעבדה.
קיום סביבה בטיחותית במעבדה:
נוכחות במעבדה יחד עם מורה הכיתה בזמן שהתלמידים מבצעים ניסויים.
בדיקת ניסויים חדשים וביצועם על פני הנחיות מרכז המקצוע.
גיבוש והפצה של כללי בטיחות במעבדה.
פיקוח אכיפה של כללי הבטיחות על המשתמשים במעבדה.
התרעה אודות מפגע בטיחותי בפני המורים והתלמידים המשתמשים במעבדה או בציוד.
אחסון חומרים בתנאים מתאימים, כולל אחסון רעלים.
פינוי חומרים פסולים מן המעבדה.
נקיטת אמצעי בטיחות מתאימים לביצוע ניסויים.
ביצוע "ניסויי מורה" (ניסויים הכרוכים בסיכונים).
פיקוח על הניסויים בהם אש גלויה או חומרים העלולים להתלקח.
טיפול בשריפות מקומיות, אירועים מקומיים שלשפך או דליפת חומרים מסוכנים.
בדיקת ציוד מגן לטיפול בשפך/בדליפת חומרים מסוכנים.
בקרה ופיקוח של בטיחות השימוש בציוד.
ביצוע הדרכות לשימוש בטיחותי בציוד המעבדה.
ניהול הציוד והרכש של המעבדה:
ניהול של כרטיס ציוד לכל פריט ציוד במעבדה.
אישור הוצאת ציוד וחומרים ממקום אחסונם.
קיום בדיקות של שמישות ציוד המעבדה.
ביצוע תחזוקה שוטפת ומונעת של ציוד מעבדה ומתחם המעבדה.
ניהול מלאי חומרים, לפי תאריכי תפוגה ורמת צריכה.
אחזקת חומר חי במעבדה וטיפול בו.
רכישה של חומרים, לפי צורכי ביה"ס ותקציב המעבדה ותיאום עם מנהל בית הספר.
כל מטלה נוספת שתידרש ע"י הממונה.
תקנים: 2
היקף המשרה: 100%-50%.
דרגת השכר: 37-39 בדירוג לבורנטים.
כפיפות: מינהלנית אגף החינוך/ מנהל /ת בית הספר.
תקן: לבורנט/ית.
תאריך הגשת המועמדות: 02/07/2026 15:00.
דרישות:
השכלה:
בעל/ת תואר אקדמי, שנרכש במוסד המוכר על-ידי המועצה להשכלה גבוהה או שקיבל הכרה מהמחלקה
להערכת תארים אקדמיים בחוץ לארץ, בתחומי המדעים.
או
תעודת הנדסאי בתחומי הביולוגיה, הפיזיקה, הביוטכנולוגיה, הכימיה או בתחומי מדע הקשורים אליהם.
או
תעודת טכנאי בתחומי הביולוגיה, הפיזיקה, הביוטכנולוגיה, הכימיה או בתחומי מדע הקשורים אליהם.
דרישות נוספות:
הכרות עם תוכנות ה -office.
עברית ברמה סבירה.
מאפייני העשייה הייחודים בתפקיד:
עבודה בסביבה שיש בה לעיתים: רעש, חום, ריח, סיכונים פיזיים.
קפדנות.
הכרת ויישומי חוזרי מנכ"ל ונהלים הקשורים בהתנהלות במעבדה.
שליטה בהפעלת ציוד וכלים ובשימוש בחומרים הקיימים במעבדות בית הספר ובחומר חי.
רישום פלילי:
היעדר הרשעה בעבירת מין, בהתאם לחוק למניעת העסקה של עברייני מין במוסדות מסוימים, תשס"א-.2001
הגבלות כשירות:
לפי סעיף 16 לחוק פיקוח על בתי ספר, תשכ"ט:1969-
עובד חינוך מחויב באישור העסקתו כעובד חינוך בכתב מהמנהל הכללי.
העובד אינו יכול לעסוק בחינוך אם נתקיים אחד מאלה:
הורשע בעבירה שיש בה כדי לפגוע בביטחון המדינה.
הורשע בעבירה אחרת שיש עמה קלון והמנהל הכללי סבור כי לאור הרשעה זו אין העובד ראוי לשמש עובד חינוך.
הוכח למנהל הכללי שיש בהתנהגותו של העובד משום השפעה מזיקה על תלמידים. המשרה מיועדת לנשים ולגברים כאחד.
לברונטים /ות בתיכוניים (42.2026)
Tue, 30 Jun 2026 08:42:00 GMT
מיקום המשרה: ראש העין 
תחומי המשרה: רפואה ופארמה, מדעים מדוייקים, לבורנט, ביוטכנולוגיה, לבורנט / מנהל מעבדה, לבורנט / מנהל מעבדה - רפואה ופארמה 
סוג/היקף המשרה: משרה מלאה, משרה חלקית, עבודה ציבורית / ממשלתית 
דרוש/ה לברונטים/ות בתיכוניים, בראש העין.
היקף משרה: 100%/50%
כפיפות ארגונית: מנהלת התיכון.
דרוג: לבורנטים.
דרגה: 37-39.
תיאור התפקיד: תמיכה בתהליכים פדגוגים בתחומי הדעת הרלוונטיים תוך יצירה ושמירה על סביבה לימודית בטוחה בתחומי החינוך מדעי-מעשי לתלמידי בתי הספר. ריכוז הפעילות במעבדה. אחריות על קיום סביבה בטיחותית במעבדה. ניהול הציוד והרכש של המעבדה. הכנת ציוד, כלים וחומרים לביצוע ניסויים על ידי התלמידים. עזרה למורה ולתלמידים בשעת ביצוע ניסויים במעבדה. שמירה על תקינות הציוד והחומרים שבמעבדה ופיקוח על תחזוקתם.
סיוע למורה בהפקת דפי עבודה, חומר נלווה, שימוש במחשבים בלימודי המדעים. ניהול של כרטיס ציוד לכל פריט ציוד במעבדה. ביצוע כל מטלה המנותבת ע"י הממונה הישיר.
פרטים להגשת המועמדות ודגשים נוספים: בהתאם להוראות סעיף 174 א' לפקודת העיריות שעניינו סייגים להעסקת קרובי משפחה, מובא בזה לידיעת המועמדים כי ככל שקיימת קרבת משפחה לעובדי העירייה או נבחרי ציבור העסקתם תהיה מותנית בחו"ד יועמ"ש בעניין קיום ניגוד עניינים יכול והעסקתם לא תאושר כאמור בפקודה. המעוניינים יוכלו להגיש בקשותיהם למשרה בצירוף קורות חיים, תמונת פספורט, תעודת זהות, תעודות המעידות על השכלה, אישורי העסקה ממקומות עבודה קודמים (הכוללים תאריך תחילת וסיום העסקה, היקף משרה ותיאור תפקיד), אישורים להוכחת עמידה בדרישות הסף לתפקיד המלצות ושאלון אישי באמצעות הקישור באתר עד לתאריך 02/07/2026 בשעה 12:00.
פניות ללא אסמכתאות בהתאם לדרישות לעיל, לא יטופלו. ככל שלא יתקבל אישור מידי בדבר קליטת הפניה להגשת מועמדות במייל חוזר, יש לחזור על פעולת הגשת המועמדות, עד לקבל אישור.
דרישות:
דרישות התפקיד:
השכלה: בעל תואר אקדמי שנרכש במוסד המוכר על ידי המועצה להשכלה גבוהה, או שקיבל הכרה מהמחלקה להערכת תארים אקדמיים בחוץ לארץ בתחומי המדעים. או תעודת הנדסאי בתחומי הביולוגיה, הפיזיקה, הביוטכנולוגיה, הכימיה או בתחומי מדע הקשורים אליהם.
או תעודת טכנאי בתחומי הביולוגיה, הפיזיקה, הביוטכנולוגיה, הכימיה או בתחומי מדע הקשורים אליהם.
דרישות נוספות: עברית - ברמה טובה. הכרת ויישום חוזרי מנכ"ל ונהלים הקשורים בהתנהלות במעבדה. שליטה בהפעלת ציוד וכלים ובשימוש בחומרים הקיימים במעבדות בי"ס וחומר חי. עבודה בסביבה שיש בה לעיתים: רעש, חום, ריח, סיכונים פיזיים.
העדר רישום פלילי- היעדר הרשעה בעבירת מין, בהתאם לחוק למניעת העסקה של עברייני מין במוסדות מסוימים, תשס"א 2001 + לפי חוק המידע הפלילי חתימה על טופס הסכמה למסירת מידע פלילי. העדר הרשעה של אלימות קטין וחסר ישע לפי חוק למניעת העסקה במוסדות מסויימים של מי שהורשע באלימות כלפי ילדים/חסרי ישע התשפ"ג- 2023.
נכונות לעבודה בשעות נוספות עפ"י הצורך. העירייה הינה מפעל חיוני על כל המשתמע בכך לעבודה בחירום.
כישורים נוספים: תקשורת בין אישית טובה, מוכוונות ושירות, בעל יכולת הבעה בכתב ובע"פ בשפה העברית ברמה גבוהה, יכולת ארגון ותכנון משימות בקפדנות ודייקנות ויכולת עמידה בלוחות זמנים, יחסי אנוש טובים. המשרה מיועדת לנשים ולגברים כאחד.
עמוד הבא ››

אינדקס משרות

חיפוש עבודה אבטחה, שמירה וביטחון חיפוש עבודה אבטחת איכות QA חיפוש עבודה אבטחת מידע חיפוש עבודה אדמיניסטרציה חיפוש עבודה אומנות, בידור ומדיה חיפוש עבודה אופטיקה חיפוש עבודה אופנה וטקסטיל חיפוש עבודה אחזקה וניקיון חיפוש עבודה אינטרנט חיפוש עבודה אלקטרוניקה וחשמל חיפוש עבודה ביוטכנולוגיה חיפוש עבודה ביטוח חיפוש עבודה בניין, בינוי ותשתיות חיפוש עבודה הוראה, חינוך והדרכה חיפוש עבודה הנדסה חיפוש עבודה התנדבות חיפוש עבודה חומרה חיפוש עבודה טלקום חיפוש עבודה יבוא יצוא חיפוש עבודה יופי, טיפוח וספא חיפוש עבודה יזמות חיפוש עבודה ייצור ותעשיה חיפוש עבודה כספים וכלכלה חיפוש עבודה לוגיסטיקה ומחסנאות חיפוש עבודה ללא ניסיון חיפוש עבודה מדעי החברה חיפוש עבודה מדעי החיים, טבע וחקלאות חיפוש עבודה מדעים מדוייקים חיפוש עבודה מזון, מסעדנות ואירועים חיפוש עבודה מחשבים ורשתות חיפוש עבודה מכירות חיפוש עבודה מערכות מידע חיפוש עבודה משאבי אנוש חיפוש עבודה משפטים חיפוש עבודה נדל"ן חיפוש עבודה נהגים שליחים והפצה חיפוש עבודה ניהול בכיר חיפוש עבודה ניתוח מערכות חיפוש עבודה סטודנטים חיפוש עבודה ספורט חיפוש עבודה עבודה בחו"ל חיפוש עבודה עיצוב חיפוש עבודה עריכה, תוכן וספרות חיפוש עבודה פרסום שיווק ויחסי ציבור חיפוש עבודה קמעונאות חיפוש עבודה רכב ומכונאות חיפוש עבודה רפואה ופארמה חיפוש עבודה רפואה משלימה חיפוש עבודה שירות לקוחות חיפוש עבודה תוכנה חיפוש עבודה תיירות ומלונאות חיפוש עבודה תעופה ואווירונאוטיקה